Requested Patent:

JP5175221A

Title:

HETERO-JUNCTION BIPOLAR TRANSISTOR AND ITS MANUFACTURE

Abstracted Patent:

JP5175221;

Publication Date:

1993-07-13;

Inventor(s):

RIYUUJI AKIRA ;

Applicant(s):

MATSUSHITA ELECTRIC IND CO LTD:

Application Number:

JP19910344817 19911226;

Priority Number(s):

IPC Classification:

H01L21/331; H01L29/73; H01L29/205;

Equivalents:

JP3117766B2;

ABSTRACT:

PURPOSE: To obtain large current gain and excellent high frequency characteristics.

CONSTITUTION:On a GaAs substrate 1, the following are formed; an N type GaAs layer 2 turning to an emitter contact layer, an N-type Al0.3Ga0.7As layer 3c turning to an emitter region, a P type GaAs layer 4a turning to a base region, an N-type GaAs layer 5a turning to a collector region, an N type GaAs layer 6a turning to a collector contact layer, an emitter electrode 12, a base electrode 13 and a collector electrode 14. By epitaxially forming an undoped Al0.3Ga0.7As layer 9a just under an outer base region, electrons injected from the emitter region are sufficiently restraind from leaking into a base electrode 13. By epitaxially forming a P type Ge layer 10a being a highly doped semiconductor layer in the outer base region, base resistance can be reduced.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-175221

(43)公開日 平成5年(1993)7月13日

	識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 1 L 21/331 29/73					()	
29/205	*	7377 – 4M 7377 – 4M	 H01L	29/72		

審査請求 未請求 請求項の数3(全 6 頁)

(21) 出願番号

特願平3-344817

(22)出願日

平成3年(1991)12月26日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 龍治 彰

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 宮井 暎夫

(54) 【発明の名称】 ヘテロ接合パイポーラトランジスタおよびその製造方法

(57)【要約】

【目的】 大きい電流利得と優れた高周波特性を得る。

GaAs基板1上に、エミッタコンタクト層 となるn^{*}型GaAs層2,エミッタ領域となるn型A^{*} lo.s Gao., As層3c, ベース領域となるp^{*} 型G aAs層4a, コレクタ領域となるn型GaAs層5 a, コレクタコンタクト層となるn*型GaAs層6 a, エミッタ電極12, ベース電極13およびコレクタ 電極14が形成されている。さらに、外部ベース領域直 下に非ドープのA10.3 G 20.7 A 5 層 9 2 をエピタキ シ形成することにより、エミッタ領域から注入された電 子がペース電極13ヘリークすることは充分抑えられ る。外部ベース領域に高ドープの半導体材料層であるp *型Ge層10aをエピタキシ形成することにより、ペ ース抵抗を低減することができる。



GaAs基板(半導体基板)

AS(エミッタ領域)

p^{*}型GaAs (真性ベース領域) n型GaAs (コレクタ領域)

ØGaAs

エピタキシ形成した非ドープの

Al., Ga., As (リーク抑止領域) エピタキシ形成したp*型Ge (外部ペース領域)

10a

エミッタ電極ベース電極

コレクダ電極

【特許請求の範囲】

【請求項1】 半導体基板上に、一導電型のエミッタ領 域、他導電型の真性ベース領域および外部ベース領域、 一導電型のコレクタ領域を順に備えたコレクタトップ型 のヘテロ接合パイポーラトランジスタであって、

前記外部ベース領域直下にエピタキシ形成したリーク抑 止領域を設けたことを特徴とするヘテロ接合バイポーラ トランジスタ。

【請求項2】 外部ベース領域を、真性ベース領域より シ形成した請求項1記載のヘテロ接合パイポーラトラン ジスタ。

【請求項3】 半導体基板上に、一導電型のエミッタ領 域となるエミッタ材料層、他導電型の真性ベース領域と なるベース材料層、一導電型のコレクタ領域となるコレ クタ材料層を順次形成する工程と、

前記コレクタ領域に対応する絶縁膜を形成し、この絶縁 膜をマスクとして用いて湿式エッチングにより、マスク の直下の部分を残して、コレクタ材料層およびベース材 する工程と、

前記絶縁膜をマスクとして分子線エピタキシ法により基 板面に対して垂直方向から、前記エッチング除去した一 部のエミッタ材料層と同等の厚さを有したリーク抑止領 域となる第1の半導体材料層を形成する工程と、

前記絶縁膜をマスクとして分子線エピタキシ法により基 板面に対して垂直方向から、前記ペース材料層と同等の 厚さを有し前記ベース材料層よりも高ドープの同種もし くは異種の外部ベース領域となる第2の半導体材料層を 形成する工程と、

前記第2の半導体材料層と、前記第1の半導体材料層 と、前記エミッタ材料層とをエッチングして、前記外部 ベース領域と、前記リーク抑止領域と、前記エミッタ領 域とを形成する工程と、

エミッタ電極、ベース電極およびコレクタ電極を形成す る工程とを含むヘテロ接合バイポーラトランジスタの製 造方法。

【発明の詳細な説明】

[0001]

$$R_b = \frac{1_c R_s}{12 L_c} + \frac{1_{bc} R_s}{2 L_c} + \frac{(\rho_c R_s)^{1/2}}{2 L_c}$$

[0008] ここで、L.、1.、1.は、それぞれコ レクタ長、コレクタ幅、コレクタとペース電極間距離で あり、R.、p. はそれぞれベース層のシート抵抗、コ ンタクト抵抗率である。従って、本質的に高速、高周波 化に有利なHBTを有効に生かすためには、数1、数2 より、抵抗、容量などの浮遊要素を低減することが重要 である。特に最大発振周波数 f を大きくするために は、ベース・コレクタ間容量C1.とベース抵抗R1を低 50 小さくすることができる。数3の右辺第二項は自己整合

*【産業上の利用分野】この発明は、高速、高周波デバイ スとして有望なヘテロ接合パイポーラトランジスタ(以 下「HBT」という)に関するものである。

[0002]

【従来の技術】エミッタをベースよりもエネルギーバン ドギャップの大きい半導体材料で構成しているHBT は、ホモ接合パイポーラトランジスタにくらべて多くの 利点を有している。これらを列記すると次の通りであ

- も高ドープの同種または異種の半導体材料層をエピタキ 10 (1) エミッタへのベースからの少数キャリアの逆注 入が小さいため、エミッタ注入効率が高く、電流利得が 高い。
 - (2) (1) の結果、ベースの不純物濃度を高くして も高い電流利得が維持でき、ベース抵抗を小さくするこ とができる。
 - (3) (1) の結果、エミッタの不純物濃度を下げる ことができるため、エミッタ接合容量を小さくすること ができる。

【0003】これらの利点のためにHBTは、超高周波 料層とエミッタ材料層の一部とを除去して順メサを形成 20 トランジスタ、高速論理用トランジスタとして有望視さ れている。一般にバイポーラトランジスタの電流利得遮 断周波数f, と最大発振周波数f。x は、それぞれ数 1. 数2で与えられる。

[0004]

【数1】

$$f_{*} = 1 / 2 \pi \tau_{*}$$

[0005]

【数2】

$$f_{max} = (f_{t} / 8\pi R_{b} C_{bc})^{1/2}$$

【0006】ここでで、はエミッタ・コレクタ間の全遅 延時間であり、Cstはベース・コレクタ間容量、Rsは ベース抵抗である。このベース抵抗R。は、コレクタを 上部に設けたコレクタトップ型のトランジスタで、ベー ス電極をコレクタの両側でとる構造では数3で与えられ る。

[0007]

【数3】

滅することが重要である。このためコレクタを上部に設 けたコレクタトップ型のHBTはこのベース・コレクタ 間容量C1、を低減でき、高周波特性の向上に有利であ

【0009】また、ベース抵抗R、は数3からわかるよ うに、数3の右辺第一項である真性ペース部分の抵抗 は、コレクタ領域のサイズを最適化することにより十分 法を適用して、コレクタとペース電極間の距離を小さく することにより十分小さくすることができる。数3の右 辺第三項はベース濃度を高くしたり、金属とのコンタク

ト抵抗が小さい半導体材料を導入することにより十分小 さくすることができる。

【0010】ところで、従来のコレクタトップ型のHB Tは、図6に示す断面構造を有している。この従来のコ レクタトップ型のHBTはGaAs-AlGaAs系H

BTであり、(001) 面方位を有する半絶縁性のGa GaAs層22, エミッタ領域となるn型Alo.3 Ga 0.7 As層23, ベース領域となるp⁺型GaAs層2 4, コレクタ領域となるn型GaAs層25, コレクタ コンタクト層となるn*型GaAs層26, エミッタ電 極32、ペース電極33およびコレクタ電極34が形成 され、さらに、外部ペース領域の直下のエミッタ領域に は、酸素を用いたイオン注入により絶縁化された絶縁領

【0011】このようにコレクタトップ型の構造とする ことによりベース・コレクタ間容量は十分低減すること 20 ができる。また、絶縁領域35を設け、エミッタ領域か ら注入された電子がペース電極33ヘリークすることを 抑えて電流利得を大きくするようにしている。

[0012]

域35が形成されている。

【発明が解決しようとする課題】しかしながら上記従来 の構成および製造方法では、絶縁領域35を形成するた めのイオン注入を行う際に、ベース領域を酸素が通過す るため、ペース領域の結晶の悪化を招き、ペース電極3 3となる金属とのコンタクト抵抗が十分小さくならず、 高周波特性を劣化させる原因となっている。また注入 30 後、活性化させるために700℃以上に温度を上げる必 要があるため急峻なドーピングプロファイルおよび組成 プロファイルを破壊してしまう。そのため、イオン注入 により形成した絶縁領域35は、充分にリーク電流を抑 えているとは言い難く、したがって電流利得を大きくす る上で限界がある。

【0013】この発明の目的は、電流利得の大きいヘテ 口接合パイポーラトランジスタを提供することと、電流 利得が大きくかつ高周波特性の優れたヘテロ接合バイボ ーラトランジスタおよびその製造方法を提供することで *40* ある。

[0014]

【課題を解決するための手段】請求項1記載のヘテロ接 合バイポーラトランジスタは、半導体基板上に、一導電 型のエミッタ領域、他導電型の真性ペース領域および外 部ベース領域,一導電型のコレクタ領域を順に備えてお り、外部ベース領域直下にエピタキシ形成したリーク抑 止領域を設けたことを特徴とする。

【0015】請求項2記載のヘテロ接合パイポーラトラ ンジスタは、請求項1記載のヘテロ接合パイポーラトラ 50 入された電子がベース電極13ヘリークすることを抑え

ンジスタにおいて、外部ペース領域として、真性ペース 領域よりも高ドープの同種または異種の半導体材料層を エピタキシ形成している。請求項3記載のヘテロ接合バ イポーラトランジスタの製造方法は、半導体基板上に、 一導電型のエミッタ領域となるエミッタ材料層、他導電 型の真性ベース領域となるベース材料層、一導電型のコ レクタ領域となるコレクタ材料層を順次形成する工程 と、コレクタ領域に対応する絶縁膜を形成し、この絶縁 膜をマスクとして用いて湿式エッチングにより、マスク As基板21上に、エミッタコンタクト層となるn*型 10 の直下の部分を残して、コレクタ材料層およびペース材 料層とエミッタ材料層の一部とを除去して順メサを形成 する工程と、絶縁膜をマスクとして分子線エピタキシ法 により基板面に対して垂直方向から、エッチング除去し た一部のエミッタ材料層と同等の厚さを有したリーク抑 止領域となる第1の半導体材料層を形成する工程と、絶 緑膜をマスクとして分子線エピタキシ法により基板面に 対して垂直方向から、ペース材料層と同等の厚さを有し ベース材料層よりも高ドープの同種もしくは異種の外部 ベース領域となる第2の半導体材料層を形成する工程 と、第2の半導体材料層と、第1の半導体材料層と、エ ミッタ材料層とをエッチングして、外部ペース領域と、 リーク抑止領域と、エミッタ領域とを形成する工程と、 エミッタ電極、ベース電極およびコレクタ電極を形成す る工程とを含んでいる。

[0016]

【作用】この発明のヘテロ接合パイポーラトランジスタ およびその製造方法によれば、外部ベース領域直下にリ 一ク抑止領域をエピタキシ形成することにより、エミッ 夕領域から注入された電子がペース電極へリークするこ とは充分抑えられるため、電流利得を大きくすることが できる。

【0017】さらに、外部ペース領域に高ドープの同種 もしくは異種の半導体材料層(第2の半導体材料層)を エピタキシ形成することにより、ベース抵抗を低減する ことができる。この結果、高い電流利得を有し、かつ高 周波特性に優れたヘテロ接合パイポーラトランジスタを 実現することができる。

[0018]

【実施例】以下この発明の一実施例を図面を参照しなが ら説明する。図1にこの発明の一実施例のヘテロ接合バ イポーラトランジスタの断面構造図を示す。このヘテロ 接合パイポーラトランジスタは、(001)面方位を有 する半絶縁性のGaAs基板1上に、エミッタコンタク ト層となるn⁺型GaAs層2,工ミッタ領域となるn 型A lo.3 Gao.1 As 層3 c, 真性ペース領域となる p⁺ 型GaAs層4a, コレクタ領域となるn型GaA s層5a, コレクタコンタクト層となるn^{*}型GaAs 層 6 a, エミッタ電極 1 2, ペース電極 1 3 およびコレ クタ電極14が形成され、さらに、エミッタ領域から注

るためのリーク抑止領域として非ドープのAloa Ga a. 7 A s 層 9 a と、外部ペース領域として p*型G e 層 10aとが、エピタキシ形成されている。

【0019】このように構成されるヘテロ接合パイポー ラトランジスタの製造方法を、さらに図2ないし図5を 参照しながら説明する。まず、(001)面方位を有す る半絶緑性のG a A s 基板 1 上に、分子線エピタキシ (MBE) 法を用いて、5×10¹⁸個/cm³のn型不 純物を含有する厚さ600nmのn*型GaAs層2, 5×10¹⁷個/cm³のn型不純物を含有する厚さ10 10 Onmon型Alo.3 Gao.7 As層 (エミッタ材料 層) 3, 4×10¹⁹個/cm³のp型不純物を含有する 厚さ100mmのp* 型GaAs層(ペース材料層) 4, 5×10¹⁶個/cm³のn型不純物を含有する厚さ 500nmのn型GaAs層(コレクタ材料層) 5, 5 ×1018個/cm3のn型不純物を含有する厚さ200 nmのn*型GaAs層6を形成し、その後、気相成長 法により酸化珪素(SiO2)膜7を全面に形成して、 図2に示す構造を得る。

【0020】次に、SiO2 膜7上に蒸着とリフトオフ を用いて、コレクタ領域に対応するアルミニウムからな るパターン8を、パターンの伸長方向を〔110〕方位 に置いて形成する。ついで、アルミニウムからなるパタ ーン8をマスクとして用い、エッチングガスとして、沸 化メタン(CHF3)を用いて、平行平板型リアクティ ブエッチング (RIE) 装置により、SiO2 膜7をエ ッチングして、パターン8に対応したSIO2膜からな る絶縁膜7aを形成する。その後、硫酸・過酸化水素系 のエッチング液により、パターン8と絶縁膜7aをマス クとして用いて、湿式エッチングでn型Alo.3 Ga 30 0.7 As層3が70nm程度残るまでエッチングして、 n⁺型GaAs層6a, n型GaAs層5a, p⁺型G aAs層4aおよびn型Alo.3 Gao.7 As層3aか らなる順メサ及び薄いn型Alo.a Gao.7 As層3b を形成し、図3に示す構造を得る。

【0021】ついで、アルミニウムのパターン8を除去 した後、分子線エピタキシ法により基板に対して垂直方 向から非ドープのA 1 m. a G a m. 7 A s 層 (第1の半導 体材料層) 9を30nm程度、ついで1×1020個/c m³ の p 型不純物を含有する厚さ 1 0 0 n m の p * 型 G 40 e層(第2の半導体材料層)10を形成して、図4に示 す構造を得る。

【0022】次に、SiO2 膜からなる絶縁膜7aとそ の上に付着した多結晶化した半導体材料層(図示せず) を選択的に除去した後、フォトリソグラフィ技術とエッ チングによりp⁺型Ge層10a、Alo.: Gao.7 A s層9a, n型Alo.x Gao.7 As層3cからなるメ サを形成し、n^{*} 型GaAs層2を露出せしめ、図5に 示す構造を得る。

によりエミッタ電極12、ベース電極13およびコレク 夕電極14を形成し、図1に示すHBTが完成する。以 上のようにこの実施例によれば、外部ペース領域直下に リーク抑止領域として非ドープのAlo.a Gao.7 As 層9aをエピタキシ形成することにより、エミッタ領域 から注入された電子がペース電極13ヘリークすること は充分抑えられるため、電流利得を大きくすることがで きる。

【0024】さらに、外部ベース領域に高ドープの半導 体材料層 (第2の半導体材料層) であるp* 型Ge層1 0 a をエピタキシ形成することにより、ベース抵抗を低 減することができる。この結果、高い電流利得を有し、 かつ高周波特性に優れたヘテロ接合バイポーラトランジ スタを実現することができる。この実施例では、外部へ ース領域としてp型のGe (p⁺ 型Ge層10a)を用 いているが、真性ベース領域を形成しているp型のGa As (p^{*}型GaAs層4a)と同じ濃度もしくはそれ 以上の濃度を有するGaAsを用いてもよい。

【0025】また、外部ペース領域の直下にエピダキシ 20 形成するリーク抑止領域として、非ドープのA 10.2 G ao.7 As層9aを用いているが、p型にドープしたA 1. Gai-: As (x>0.3) をエピタキシ形成して 用いてもよい。なお、この場合、p型にドープしたAl x G a1-x As (x>0.3) は、エミッタ領域よりも バンドギャップの大きいエミッタ領域と異なる導電型で あり、外部ペース領域直下のエミッタ領域内にpn接合 が形成されるが、これはワイドバンドギャップ間の接合 のため真性ペース領域とエミッタ領域とのpn接合に比 べてon電圧は高く、通常の動作範囲では接合部を流れ る電流は無視できる。

【0026】また、エミッタ領域としてAlo.s Ga-0.7 Asの組成のものを用いているが、これ以外の組成 でもよく、要するにエミッタ領域が真性ペース領域より もエネルギーバンドギャップが大きければよい。なお、 この実施例では、npn型のHBTについて記述してい るが、pnp型のHBTに対しても適用できる。また実 施例ではGaAs-AIGaAs系のHBTについて述 べているが、他の材料系のHBTでも適用できる。

【0027】例えば、エミッタ領域としてn型にドープ されたGaAs、真性ベース領域としてp型にドープさ れたGe、コレクタ領域としてn型にドープされたG e、外部ペース領域直下のエミッタ領域にエピタキシ形。 成されたリーク抑止領域として非ドープもしくはp型に ドープされたAl, Gai, As (X>0)、外部ペー ス領域として真性ベース領域を形成しているp型にドー プされたGe以上のキャリア濃度を有するGeを用いて もよい。

【0028】また、エミッタ領域としてp型にドープさ れたAlo.3 Gao.7 As、真性ペース領域としてn型 [0023] 最後にフォトリソグラフィ技術、及び蒸着 50 にドープされたGaAs、コレクタとしてp型にドープ

されたGaAs、外部ペース領域直下のエミッタ領域に エピタキシ形成されたリーク抑止領域として非ドープも しくはn型にドープされたAl. Gai-r As (X> 0. 3)、外部ペース領域として真性ペース領域を形成 しているn型にドープされたGaAs以上のキャリア濃 度を有するGaAsもしくはGeを用いてもよい。

【0029】また、エミッタ領域としてp型にドープさ れたGaAs、真性ベース領域としてn型にドープされ たGe、コレクタ領域としてp型にドープされたGe、 外部ペース領域直下のエミッタ領域にエピタキシ形成さ 10 3 n型Alo.3 Gao.7 As (エミッタ材料層) れたリーク抑止領域として非ドープもしくはn型にドー プされた $A I I G a_{1-1} A S (X>0)$ 、外部ペース領 域として真性ベース領域を形成しているn型にドープさ れたGe以上のキャリア濃度を有するGeを用いてもよ ٧٧.

[0030]

【発明の効果】以上のようにこの発明のヘテロ接合パイ ポーラトランジスタおよびその製造方法によれば、外部 ベース領域直下にリーク抑止領域をエピタキシ形成する ことにより、エミッタ領域から注入された電子がベース 20 6 n⁺ 型GaAs 電極へリークすることは充分抑えられるため、電流利得 を大きくすることができる。

【0031】さらに、外部ペース領域に高ドープの同種 もしくは異種の半導体材料層 (第2の半導体材料層) を エピタキシ形成することにより、ペース抵抗を低減する ことができる。この結果、高い電流利得を有し、かつ高 周波特性に優れたヘテロ接合バイポーラトランジスタを 実現することができる。


【図面の簡単な説明】

【図1】この発明の一実施例のヘテロ接合パイポーラト 30 ランジスタの断面図である。

【図2】この発明の一実施例のヘテロ接合パイポーラト ランジスタを製造する工程を示す断面図である。

【図3】この発明の一実施例のヘテロ接合バイポーラト ランジスタを製造する工程を示す断面図である。

【図2】



【図4】この発明の一実施例のヘテロ接合パイポーラト ランジスタを製造する工程を示す断面図である。


【図5】この発明の一実施例のヘテロ接合バイボーラト ランジスタを製造する工程を示す断面図である。

【図6】従来例のヘテロ接合パイポーラトランジスタの 断面図である。


【符号の説明】

- 1 GaAs基板 (半導体基板)
- 2 · n+ 型GaAs
- - 3a n型Alo.s Gao.7 As
 - 3b エッチングのとき残したn型Alo.s Gao.7 A
 - '3 c n型Alo.3 Gao.1 As (エミッタ領域)
 - 4 p⁺ 型GaAs (ペース材料層)
 - 4 a メサを形成するp[†] 型GaAs (真性ペース領 域)
 - 5 n型GaAs (コレクタ材料層)
 - 5 a メサを形成するn型GaAs (コレクタ領域)
- - 6a n⁻型GaAs
 - 7 SiO2 膜
 - 7 a S 1 O₂ 膜からなる絶縁膜
 - 8 アルミニウムのパターン
 - 9 エピタキシ形成した非ドープのA lo.3 Gao.7 A
 - s (第1の半導体材料層)
 - 9 a エピタキシ形成した非ドープのA lo. s G a o. r
 - As(リーク抑止領域)
- 10 エピタキシ形成したp⁺型Ge(第2の半導体材 料層)
 - 10a エピタキシ形成したp*型Ge(外部ペース領 域)
 - 12 エミッタ電極
 - 13 ペース電板
 - 14 コレクタ電極


【図3】



【図1】




【図5】



1 G a A s 基板 (半導体基板)
2 n * 型 G a A s B 板 (半導体基板)
3 a n 型 A 1 o . 1 G a o . 1 A s G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a o . 1 A s M A 1 o . 1 G a A s M A 1 o . 1 G a A s M A 1 o . 1 G a A s M A 1 o . 1 G a A s M A 1 o . 1 G a c M A 1 o

【図4】



[図6]

